[FPGA]Verilog 60s秒表計時器（最大可計時間長達9min）
[FPGA]Verilog 60s秒表計時器 1.引述 這次的實驗來自於本人本科課程數電結課時的自選題目。由於這次上傳是后知后覺，學校已將小腳丫板子回收，所以在這篇文章中沒法貼出代碼結果的 ...
花費 6 ms
[FPGA] Verilog 燃氣灶控制器的設計與實現
燃氣灶控制器的設計與實現 一、引述 本次實驗所用可編程器件型號為MAXII EPM1270T144C5（其引腳表見本人另一博文：可編程實驗板EPM1270T144C5使用說明），通過可編程實驗板實 ...